Dados gerais

COMPONENTE CURRICULAR: DLP1 - DISPOSITIVOS LÓGICOS PROGRAMÁVEIS I

UCs vizinhas

CARGA HORÁRIA: 5 HORAS/SEMANA 90 HORAS. TEÓRICA = 36 HORAS. LABORATÓRIO = 54 HORAS

PRÉ REQUISITOS: CIL

DISCIPLINAS SUCESSORAS: CRF, PSD, DLP2

MÓDULO ESPECIALIZANTE

Objetivos

Ao concluir a disciplina os alunos deverão ser capazes de

• Conhecer os tipos de dispositivos lógicos programáveis e utiliza-los para a implementação em VHDL de sistemas simples.
• Conhecer e utilizar a linguagem de descrição de hardware VHDL para código concorrente e sequencial.
• Conhecer e utilizar o projeto hierárquico em VHDL.
• Conhecer e projetar maquinas de estado simples.
• Utilizar ferramentas de simulação funcional e temporal para verificar o funcionamento do hardware, incluindo QSIM e Modelsim
• Criar e utilizar testbenches do tipo gráfico, scritpt .do e VHDL.

Ementa

Arquitetura, síntese de projetos, linguagem de descrição de hardware, projetos de circuitos combinacionais e sequenciais utilizando HDL, conceito e projeto de circuitos de máquinas de estado utilizando HDL, simulação e análise temporal de circuitos digitais projetados em HDL

Conteúdo Programático

1. Introdução a disciplina.

2. Introdução ao VHDL e Dispositivos lógicos programáveis e o ambiente EDA Quartus.

3. Definições básicas do VHDL: Tipos de dados, operadores, atributos.

4. Código VHDL concorrente: uso de WHEN, SELECT, GENERATE; circuitos combinacionais; circuitos aritméticos.

5. Código VHDL sequencial: uso de PROCESS, IF, WAIT, LOOP, CASE;

6. Projeto hierárquico: uso de PACKAGE, COMPONENT, CONFIGURATION, FUNCION, PROCEDURE, ASSERT.

7. Simulação e e uso de testbench

8. Projeto de maquinas de estado

9. Projeto Final: especificação, implementação em VHDL, simulação, teste em hardware, documentação, integração dos subprojetos, apresentação oral.

10. Avaliações.